设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4844 人浏览分享

开启左侧

AXIS to video out IP核仿真问题

[复制链接]
4844 0
本帖最后由 没落骑士 于 2020-4-6 19:22 编辑

为了理解ZYNQ显示通路的相关IP核使用方式，在VIVADO的BD中搭建如下电路：
Video in to AXIS -->AXIS to video out。
video in to AXIS和VTC IP核均正常工作，并且AXIS to video out IP的aresetn和vid_io_out_reset均给出了一段时间的有效复位。但是AXIS to video out IP一直没有输出数据。仿真波形如下：
局部放大：

时钟复位信号：

请问可能是什么原因导致AXIS to video out一直没有输出，且lock始终为0？？


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

没落骑士
新手上路

0

关注

2

粉丝

6

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版