设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 5846 人浏览分享

开启左侧

管脚约束疑问

[复制链接]
5846 2
   
弱弱的问一个问题，这个DDR的端口为什么不需要管脚约束呢？，其它信号每连接到外部，这个DDR应该是连接到外面的DDR3上了吧？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 2

dou  新手上路  发表于 2020-3-9 16:33:45 | 显示全部楼层
这个是arm的管脚啊，想约束也约束不了啊！

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2020-3-10 13:07:29 | 显示全部楼层
对，对于ARM的管脚不需要约束，是芯片内部设计死了
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

周炎847
新手上路

0

关注

0

粉丝

6

主题
精彩推荐
米联客龙芯系列PMON通用烧录方式
米联客龙芯系列PMON通用烧录方式
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版