设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 17175 人浏览分享

开启左侧

综合后，手动添加管脚约束 I/O Ports 找不到对应的变量名

[复制链接]
17175 3
参照实验：“CH04 VIVADO创建工程之流水灯”中的添加管脚约束文件 “4.6.2 方法二 综合后，添加管脚约束 ”打开 Open Synthesized Design没有发现流水灯 Verilog文件里面已经定义好的LED_o等相关变量。这是还需要什么操作么？

这是我实验的时候的界面：

这是文档上面的设置界面：


并且，也找不到文档上面描述的相关的 schematic 文件。是需要做什么操作么？

谢谢


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

uisrc  管理员  发表于 2020-3-2 20:26:30 | 显示全部楼层
打开开发板的底板和核心板原理图，找到FPGA IO的定义。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
我本清山都水郎  新手上路  发表于 2020-3-2 20:51:22 | 显示全部楼层
msxbo 发表于 2020-3-2 20:26
打开开发板的底板和核心板原理图，找到FPGA IO的定义。

您好，我的问题是，软件vivado “All ports”，我显示出来的只有“DDR_12642”这类变量。但是，下面的例程PDF文档里面，“All ports” 显示了。LED_o。这些个变量是综合好了之后自动就生成的么？

举报 使用道具

回复 支持 反对
我本清山都水郎  新手上路  发表于 2020-3-2 20:53:19 | 显示全部楼层
msxbo 发表于 2020-3-2 20:26
打开开发板的底板和核心板原理图，找到FPGA IO的定义。

文档：02_hardware\01_硬件手册\ZYNQ-7000 MZ7035FD开发板硬件使用手册20181120_v1.2

5.3.1 核心板时钟那一节看到了。PL_CLK C8

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

我本清山都水郎
新手上路

0

关注

0

粉丝

6

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版