设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7511 人浏览分享

开启左侧

PL PS DMA 传输

[复制链接]
7511 0
奖 1      回复本帖可获得 1 奖励! 每人限 1 次(中奖概率 80%)
本帖最后由 瞌睡来登了 于 2019-12-16 11:11 编辑

有个问题请教下大家，最近在做AD采集数据处理后传输给PS，通过DMA的方式传输，目前采集数据为4096点32位宽的数据，数据带有输出有效标志位，数据延时一段时间更新，然后将该段数据加上帧头等固有信息，传输给PS。1，目前我的方法是先将帧头等信息传输进AXI FIFO ，然后等待采集数据的标志位，然后继续传输，等待采集数据标志位拉低后，再传入帧尾，最后拉低tlast信号结束，本次DMA传输。但感觉这种方法时序会出问题吧，如果两段采集数据间延时较短，采集数据会不会从中间就开始，而不是从第一个采集数据开始传。

2，第二个方法想的是将采集数据加一个FIFO缓存，FIFO读出条件为FIFO中有4096个数据并且帧头数据已经传完。

目前自己对这种数据得组合传输不太熟悉，大家帮我建议下呢。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

瞌睡来登了
新手上路

0

关注

0

粉丝

3

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版