问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7259 人浏览分享

开启左侧

关于fdma的实际应用

[复制链接]
7259 1
使用pl端采集几个ad芯片的数据  数据长度总共 117位(24+16+16+13+24+24)。使用fifo缓存一定的深度后 通过fdma保存到ddr中。其中fifo这样配置是否合理?有什么好的推荐数据长度设置吗?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

uisrc  管理员  发表于 2019-12-9 21:13:33 | 显示全部楼层
FIFO设置为128一个数据,空出的一位作为无效位数据
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版