设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7215 人浏览分享

开启左侧

DDR3非AXI教程：DDR3顶层文件中的init_calib_complete信号是用来干嘛的？

[复制链接]
7215 2
对应原理图中该信号接在FLASH IO1上？这是干嘛的？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 2

uisrc  管理员  发表于 2019-11-21 09:22:55 | 显示全部楼层
init_calib_complete 后点亮LED 你可以检查下，FLASH IO0 是不是接到了LED上。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
zhang  新手上路  发表于 2019-11-21 09:28:06 | 显示全部楼层
msxbo 发表于 2019-11-21 09:22
init_calib_complete 后点亮LED 你可以检查下，FLASH IO0 是不是接到了LED上。

哇，原来如此，感谢！找到了

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

zhang
新手上路

0

关注

3

粉丝

3

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版