问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 7177 人浏览分享

开启左侧

关于时钟clocking wizard的使用

[复制链接]
7177 1

输入时钟为100MHZ  ,生成了10mhz  100mhz 200mhz 的三个时钟,为什么会有一个报警呢,在report中的显示为
这是什么意思呢?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

uisrc  管理员  发表于 2019-11-18 19:01:25 | 显示全部楼层
clock2 和 clock3存在多周期约束,从慢时钟到快时钟,默认分析不能满足要求,这个不是必然时序满足不了,而是可能软件无法正确判断,你可以看我关于多周期约束的时序约束文章。
https://www.uisrc.com/portal.php?mod=view&aid=284
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版