设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 5032 人浏览分享

开启左侧

关于AXI4-Stream to Video Out的tready信号

[复制链接]
5032 1
video_in接口中的s_axis_video_tready什么时候才会从0变成1，什么时候会从1变成0.   我想尽可能长的时间保持该tready有效，应该怎么设置？   

举报 使用道具

回复

评论 1

uisrc  管理员  发表于 2019-11-11 21:45:07 | 显示全部楼层
tready代表数据准备好了发送，当发送端，有数据，这个信号为1 否则为0
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

warmer
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
板间GTX传输误码问题
板间GTX传输误码问题
XDMA QT例程中系統函数阻塞的问题
XDMA QT例程中系統函数阻塞的问题
XDMA实现的CAN程序问题
XDMA实现的CAN程序问题
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版