设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3876 人浏览分享

开启左侧

FPGA

[复制链接]
3876 1
请问一下，不小心将一个外部数据的同步时钟接到了SRCC的N端，100M的。编译会报错，这个问题在配置或者程序上能解决么？


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 1

uisrc  管理员  发表于 2019-11-10 09:47:54 | 显示全部楼层
根据提示，你可以在xdc文件中，增加set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {CSI-_Pclk_IBUF}] 来忽略警告，当然必然会导致时钟延迟到的增加，这个需要测试下
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Leslie
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
板间GTX传输误码问题
板间GTX传输误码问题
XDMA QT例程中系統函数阻塞的问题
XDMA QT例程中系統函数阻塞的问题
XDMA实现的CAN程序问题
XDMA实现的CAN程序问题
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版