设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 15618 人浏览分享

开启左侧

关于DDR MIG高级篇图像缓存fifo的疑问

 火.. [复制链接]
15618 10
征服天堂  新手上路  发表于 2023-8-17 16:46:34 来自手机 | 显示全部楼层
想问一下，在状态机里的通道是怎么意思呢。我一直想不清楚通道的含义，在代码中，MSG里定义了4写4读的消息，我就是最多可以有4个写通道和4和读通道，那这个通道是什么意思呢，在什么情况下使用呢，因为写FIFO的写使能和读fifo的读使能都是由edma_ctl模块的输入引脚控制的，那增加通道，也相当于增加读写fifo，但想不通为什么这么做。麻烦帮忙解惑一下吧，谢谢

举报 使用道具

回复 支持 反对
12
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

卢新硕

0

关注

1

粉丝

20

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
板间GTX传输误码问题
板间GTX传输误码问题
XDMA QT例程中系統函数阻塞的问题
XDMA QT例程中系統函数阻塞的问题
XDMA实现的CAN程序问题
XDMA实现的CAN程序问题
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版