问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 10388 人浏览分享

开启左侧

XDMA中的 AXI_LITE_MASTER总线的问题

[复制链接]
10388 3
汤总,在学习XDMA教程的第一节的时候,通过xdma_rw.exe测试时,测试数据都能够回读回来,并且是正确的,可是我通过ILA去抓取M_AXI_LITE总线中的wvalid的信号一直没有触发,这是啥原因?

评论 3

rowen  新手上路  发表于 2019-10-31 20:08:11 | 显示全部楼层
同问,仿真XDMA的example时,也是没看到wvalid信号拉高
uisrc  管理员  发表于 2019-11-4 21:35:34 | 显示全部楼层
AXI4接口 和AXI4-lite接口要区分下,我怀疑你访问的是AXI4接口而不是AXI4-LITE接口
越努力越幸运!加油!
菲尼克兔  新手上路  发表于 2019-11-6 13:42:18 | 显示全部楼层
我好久没看这个例子了,看你的描述,你说的是M_AXI_LITE,这个LITE的话应该是external BAR的端口,这个端口在example里面确实看不到啥。
因为如果是观察寄存器的读写的话,驱动通过BAR访问XDMA的内部寄存器的话,这个是不可见的。
如果你想要观察的是数据流的话,应该是看AXI4的接口.....
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

11

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版