设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 19565 人浏览分享

开启左侧

关于PL和PS时钟的问题

 火 [复制链接]
19565 6
搭建zynq最小系统时，可以在PS上设置clock configuration——PL fabric clocks——FCLK_CLK,看了zynq的手册可以发现这个时钟是PS产生经过PLL分频之后得到的，那么这个时钟到底属于PL还是属于PS呢？为什么由PS产生但在设置时确在PL一栏下呢？
我在使用AXI总线时需要把这个时钟信号接到AXI总线的GPIO口上，为什么要使用这个时钟呢？PL不是也有晶振产生的时钟输入吗？求解答～
就是标成黄色的那个时钟信号

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 6

uisrc  管理员  发表于 2019-10-25 21:11:20 | 显示全部楼层
时钟是PS产生提供给PL使用的，当然是给PL用的
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
RevWuuuuuu  新手上路  发表于 2019-10-26 14:31:43 | 显示全部楼层
msxbo 发表于 2019-10-25 21:11
时钟是PS产生提供给PL使用的，当然是给PL用的

那为什么不使用PL自身的时钟呢？要特意用PS端产生的

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-10-27 10:17:49 | 显示全部楼层
PL自带也可以啊，这样不是多了外部时钟了吗？能省一个就省一个，开发板都是带外部时钟的，底板上有
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
RevWuuuuuu  新手上路  发表于 2019-10-28 23:34:47 | 显示全部楼层
msxbo 发表于 2019-10-27 10:17
PL自带也可以啊，这样不是多了外部时钟了吗？能省一个就省一个，开发板都是带外部时钟的，底板上有

问一下 ，你们提供的PS和PL通过BRAM通信的例子中，wrapper文件中引用了PS端的FCLK_CLK0时钟,但是在wrapper文件中却没有定义这个信号，在直接进行了引用，类似的还有复位信号，请问这个时钟和复位信号是不是不需要定义直接可以这么用，如下图，会有蓝色的提示没有定义。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复 支持 反对
RevWuuuuuu  新手上路  发表于 2019-10-28 23:51:41 | 显示全部楼层
还有个问题，数据从PS端通过AXI总线通过寄存器输出到PL端，我可以在PL端修改寄存器的值再通过AXI总线写回PS端吗？可以的话大概需要怎么进行呢？希望老师能指点一下，谢谢。

举报 使用道具

回复 支持 反对
烈火沙滩  新手上路  发表于 2019-11-5 09:54:29 | 显示全部楼层
给PL用的，只是是PS产生，这是PS和PL都可以公用一个时钟源

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

RevWuuuuuu
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
板间GTX传输误码问题
板间GTX传输误码问题
XDMA QT例程中系統函数阻塞的问题
XDMA QT例程中系統函数阻塞的问题
XDMA实现的CAN程序问题
XDMA实现的CAN程序问题
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版