问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 12725 人浏览分享

开启左侧

axi_interconnect多对一连接

[复制链接]
12725 1
1      回复本帖可获得 1 奖励! 每人限 1 次(中奖概率 50%)
通过package 建立两个axi4 Peripheral master interface 和一个axi4 Peripheral slave interface,用一个axi interconnect进行连接,地址和ID都是生成的默认的,interconnect的enable register slice设置为auto, 用block design进行设计。现在interconnect对slave的valid信号一直为低,不知道哪里错了。希望可以帮忙介绍一下interconnect多对一具体的设置,万分感激。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

Horsenburuse  新手上路  发表于 2020-12-19 09:12:51 | 显示全部楼层
应该是AXI_m里面slave的地址和你分配的地址不一致导致的。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

2

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版