设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 13807 人浏览分享

开启左侧

DDR3数据读取写入问题

[复制链接]
13807 5
可不可以从DDR3的BANK0读取数据，同时向DDR3的BANK1写入数据，这样会不会有读取写入冲突，FDMA可以做到吗？

举报 使用道具

回复

评论 5

uisrc  管理员  发表于 2019-9-28 17:23:37 | 显示全部楼层
DDR3的BANK0 是指哪一个位置？为什么要这样操作。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
gp2067  新手上路  发表于 2019-9-28 17:28:23 | 显示全部楼层
DDR3不是有8个BANK吗，地址的位宽是BANK+ROW+COL，希望能够通过BANK的切换在不同的区域内存储数据，进行算法上数据的运算

举报 使用道具

回复 支持 反对
gp2067  新手上路  发表于 2019-9-28 17:40:28 | 显示全部楼层
FDMA的三帧缓存，图片的写入跟图片的读取时同时进行的吗？还是先写入，再读取，有一个先后顺序？想问下这个

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-9-29 09:39:48 | 显示全部楼层
1、单独对一个BANK操作不清楚如何进行
2、FDMA支持同时读写DDR，FDMA使用到了FIFO，实际DDR的某一个时刻也是只是写或者读的。
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
gp2067  新手上路  发表于 2019-9-29 10:47:37 | 显示全部楼层
好的，谢谢您的解答，可能DDR3在同时读写上有冲突，需要给数据加缓存来解决这一个问题

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

gp2067
新手上路

0

关注

2

粉丝

5

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版