dma_loop实验时关于DMA控制器的中断产生问题请教

登录

在做dma_loop实验时，对于dma控制器的mm2s_introut及s2mmintrout两个中断的信号的产生，有点疑惑，它是如何产生的？
看了demo及dma的官方pg021手册，自己的理解是：在dma控制器传输或接受给定地址及长度的数据后，由内部的MM2S_DMASR或S2MM_DMASR
寄存器产生的，demo中的测试次数为1000次，这两个中断信号就会产生1000次，不知道是否是这样？还请有知道的朋友帮忙解答一下疑惑，
非常感激！

uisrc · 发表于 2019-9-23 11:37:20

在DMA IP的AXI Stream接口都有一个last信号，
1、当数据从FPGA传输到DDR的时候，一包数据的最后一个是数据发送last信号就可以产生一个中断给CPU,通知CPU数据已经进入DDR
2、当数据从DDR到FPGA，一包数据传输完成后，会自动产生一个中断，通知CPU数据已经从DDR发到FPGA发送完成。

Bin～ · 发表于 2019-9-23 11:56:37

哦！明白了，谢谢汤总

con · 发表于 2019-9-23 16:48:09

msxbo 发表于 2019-9-23 11:37
在DMA IP的AXI Stream接口都有一个last信号，
1、当数据从FPGA传输到DDR的时候，一包数据的最后一个是数据 ...

学习了

您还未登录

登录后即可体验更多功能

本帖子中包含更多资源