设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6479 人浏览分享

开启左侧

AXI_DMA_LOOP环路测试无法导出硬件(已结贴)

[复制链接]
6479 3
本帖最后由 ぉ沙皮狗的忧伤 于 2019-9-24 09:21 编辑


哪位大神帮忙解决一下，诶！这个真的不会

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

@虫二@  新手上路  发表于 2019-9-19 17:26:45 | 显示全部楼层

回帖奖励 +5 积分

报错信息已经提示你管脚约束有误，所以无法生成bit流

举报 使用道具

回复 支持 反对
wang27177199  新手上路  发表于 2019-9-19 22:19:25 | 显示全部楼层
打开synthesis设计，看看IO Plane中的结果

举报 使用道具

回复 支持 反对
占李洋  新手上路  发表于 2019-9-21 13:40:31 | 显示全部楼层
对，应该有端口没有办绑定约束，检查一下就好了

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

ぉ沙皮狗的忧伤
版主

2

关注

16

粉丝

73

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版