[X]关闭
搜索

AXI_DMA_LOOP环路测试无法导出硬件(已结贴)

文档创建者：ぉ沙皮狗的忧伤
浏览次数：4773
最后更新：2019-09-21
本帖最后由 ぉ沙皮狗的忧伤 于 2019-9-24 09:21 编辑


哪位大神帮忙解决一下，诶！这个真的不会

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有帐号？立即注册

x
回复

使用道具 举报

发表评论已发布 3 条

@虫二@

发表于 2019-9-19 17:26:45 | 显示全部楼层

回帖奖励 +5 积分

报错信息已经提示你管脚约束有误，所以无法生成bit流
回复 支持 反对

使用道具 举报

wang27177199

发表于 2019-9-19 22:19:25 | 显示全部楼层

打开synthesis设计，看看IO Plane中的结果
回复 支持 反对

使用道具 举报

占李洋

发表于 2019-9-21 13:40:31 | 显示全部楼层

对，应该有端口没有办绑定约束，检查一下就好了
回复 支持 反对

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

XILINX 官网| 站点统计| Archiver| 手机版| 米联客品牌主页|
版权所有 UISRC.COM Copyright © 2023-2026, 常州一二三电子科技有限公司. ( 苏ICP备19046771号-2 ) 站点内容版权归常州一二三电子科技有限公司所有，如侵犯您的权益，请联系客服处理