设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 8687 人浏览分享

开启左侧

如何在PCIE IO卡工程，在AXI总线添加一个串口模块，上位机该如何修改

[复制链接]
8687 5
根据PCIE IO卡工程 ， 根据视频中所讲，进行了修改，在AXI总线上挂了一个串口模块，BD设计图如下。

下载到板子后，是否需要对上位机进行修改，始终会显示Error Setting File Pointer ，win32 error code：6



看了一下QT源码，应该是在寻找硬件的时候出现错误，但是其他部分我是没改过的，只是增加了uart，为什么会这样，可否请汤总解答一下，谢谢。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 5

uisrc  管理员  发表于 2019-9-6 17:16:30 | 显示全部楼层
1、你这个图无法看出问题
2、先用配套的例子测试下，硬件是否可以识别
3、查看XDMA IP的设置
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
不在。  新手上路  发表于 2019-9-6 17:21:33 | 显示全部楼层
硬件是可以正常识别的，也可以用上位机进行测试，XDMA的IP也是正常的，我只是单纯在AXI SmartConnect加了一个uart的模块，添加了ila，是从原本测试正常的基础上改的。

举报 使用道具

回复 支持 反对
不在。  新手上路  发表于 2019-9-6 17:21:53 | 显示全部楼层
msxbo 发表于 2019-9-6 17:16
1、你这个图无法看出问题
2、先用配套的例子测试下，硬件是否可以识别
3、查看XDMA IP的设置

硬件是可以正常识别的，也可以用上位机进行测试，XDMA的IP也是正常的，我只是单纯在AXI SmartConnect加了一个uart的模块，添加了ila，是从原本测试正常的基础上改的。

举报 使用道具

回复 支持 反对
yticds  新手上路  发表于 2019-9-7 09:17:00 | 显示全部楼层
通过XDMA 的 LITE接口，扩几个寄存器 用于串口设备的通信

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-9-7 12:37:48 | 显示全部楼层
个人感觉应该没什么难度，重点还是自己检查了，别人无法帮你调试程序
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

不在。
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版