mt9v034 IP

登录

本帖最后由 wheat 于 2019-8-10 23:26 编辑

例程中给的MT9v034的IP代码中关于vsync信号的判断always@(posedge cmos_pclk_i)
begin
      vsync_d <= {vsync_d[0],cmos_vsync_i};
      href_d  <= {href_d[0],cmos_href_i};
      {cmos_d1,cmos_d0} <= {cmos_d0,cmos_data_i};
end
assign vsync_start =  vsync_d[1]&(!vsync_d[0]);//'''\...
assign vsync_end = (!vsync_d[1])&vsync_d[0];//...|'''

代码中给出的是下降沿为vsync_start，上升沿为vsync_end，这个与datasheet中描述相反，此处有疑问。

uisrc · 发表于 2019-8-11 23:11:30

管他是上升沿还是下降沿，只要满足可以同步数据就可以，对于VS信号，上升沿和下降沿同步都没问题啊！

您还未登录

登录后即可体验更多功能

本帖子中包含更多资源