使用XDMA的AXI-MM接口访问BRAM以及GPIO的问题

登录

在教程中，访问BRAM和GPIO全部使用了AXI-Lite接口。现在我想使用AXI-MM接口访问BRAM和GPIO。因此搭建工程如下：（其中BRAM Controller的AXI接口配置为AXI-Lite接口）
地址分配如下：
使用DMA进行128byte字节的数据传输。传输的目的地址为0xC0000000,也就是BRAM的起始地址。然后进行了仿真，发现smartconnect接收到的数据是正常的（如图所示）。转发给BRAM的数据出现异常。smartconnect接收到的数据是128bit的，但是smartconnect发出去的数据好像是256bit进行了低位截取。可以帮我解答下为什么会出现这样的情况吗？

还有另外一个问题，就是我想仿真下对GPIO的控制。比如仿真对pin 9 LED0的控制应该往哪个寄存器写入数据这个寄存器位置在哪儿写入的数据应该是什么麻烦了

发表于 2019-8-8 18:44:04

提示: 作者被禁止或删除内容自动屏蔽

ICzhangwuji · 发表于 2019-8-9 13:14:54

米联客(msxbo) 发表于 2019-8-8 18:44
smartconnect主要是用来实现总线位宽转换，以及跨时钟域的问题，所以128bit转256bit后，是2个128bit转1个25 ...

我的BRAM的接口位宽是32位的 AXI-BRAM-Controller的slave接口设置的是AXI-Lite接口，也是32位的然后出现了上述问题
其实我现在就是想统一用AXI-MM接口来分别访问DDR和BRAM 但是按照上面的接发接好后出现了这个问题我不知道这个工程应该怎么改才能通过地址区分来实现DDR和BRAM的读写

您还未登录

登录后即可体验更多功能

本帖子中包含更多资源