gtx管脚对应约束问题

kulouzy · 发表于 2019-7-24 16:10:55

set_property LOC GTPE2_CHANNEL_X0Y2 [get_cells gt_aurara_support_i/gt_aurara_init_i/inst/gt_aurara_i/gt0_gt_aurara_i/gtpe2_i]这个是收发器的约束。
input  wire          RXN_IN,
input  wire          RXP_IN,
output wire          TXN_OUT,
output wire          TXP_OUT

如何和这几个管脚对应的呢？

kulouzy · 发表于 2019-7-24 16:18:11

这个是不是没对应上的问题。

kulouzy · 发表于 2019-7-24 17:24:43

本帖最后由 kulouzy 于 2019-7-24 17:26 编辑

set_property PACKAGE_PIN ac8 [get_ports TXP_OUT]
set_property PACKAGE_PIN ad8 [get_ports TXN_OUT]
set_property PACKAGE_PIN ac14 [get_ports RXP_IN]
set_property PACKAGE_PIN ad14 [get_ports RXN_IN]
直接设置可以编译通过了。但是为什么官方的example不用这样设置也行呢。