PCIE关于每次上位机读写到DDR3的地址是有那个决定？ - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

PCIE关于每次上位机读写到DDR3的地址是有那个决定？

文档创建者：1172153216

浏览次数：4409

最后更新：2019-07-24

请问一下，我现在在看PCIE,不会上位机程序，现在有个问题：每次DMA传输的时候都发送到DDR3的那个地址上，是不是上位机决定者每次读写到DDR3的地址，还是其他的方式？

回复

使用道具举报

发表评论已发布 1 条

发表于 2019-7-24 15:18:32 | 显示全部楼层

上位机每次发起一次DDR读，都需要提供发起读DDR数据地址的基地址

越努力越幸运！加油！

回复支持反对

使用道具举报