VIVADO下如何缩小bit文件或者MCS或者bin文件大小加速FPGA配置小技巧

对于XILINX FPGA 如何缩小 bit文件或者MCS或者bin文件大大小，以及如何配置QSPI FLASH的加载速度,对于很多初学者来说还不知道，有必要推广下。

1、纯FPGA

#bit compress spix4 speed up

#当 CFGBVS 连接至 Bank 0 的 VCCO 时，Bank 0 的 VCCO 必须为 2.5V 或 3.3V

set_property CFGBVS VCCO [current_design]

#设置CONFIG_VOLTAGE 也要配置为3.3V

set_property CONFIG_VOLTAGE 3.3 [current_design]

#设置bit是否压缩

set_property BITSTREAM.GENERAL.COMPRESS true [current_design]

#设置QSPI的加载时钟

set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]

#设置QSPI的位宽

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]

#设置QPSI的数据加载时钟边沿

set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

2、ZYNQ

zynq芯片加载速度比较慢，那么压缩bit后可以显著提高加载速度

#bit compress

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]

set_property CFGBVS VCCO [current_design]

set_property CONFIG_VOLTAGE 3.3 [current_design]

对于ZYNQ芯片至少得有fsbl和bit一起产生boot.bin才可以正常启动，这个和纯FPGA不一样。

相信这个技巧对于初学者来说一定很有用。

占李洋 · 发表于 2019-9-21 13:46:02

随缘 · 发表于 2022-4-6 11:41:58

更改设置后有什么办法避免重新生成bit流

您还未登录