问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7220 人浏览分享

开启左侧

关于AXI-STREAM-FIIFO DATA

[复制链接]
7220 1
    在pl使用dma传输数据的实验中,用到了AXI-STREAM-FIIFO DATA ip核,并且在写fifo的verilog程序中,用到了ip核输出的S_AXIS_tready信号作为判断条件,但是我不知道S_AXIS_tready信号什么时候会是高电平?
   希望能有人指点一下axi-stream协议的参考资料以及对于上述问题的解答!
case(state)
0: begin
if(gpio_tri_o_0&& S_AXIS_tready) begin
S_AXIS_tvalid <= 1'b1;
state <= 1;
end

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

uisrc  管理员  发表于 2019-7-4 10:26:00 | 显示全部楼层
FIFO 非满S_AXIS_tready 就位1 FIFO满 S_AXIS_tready 就为0
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版