设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6537 人浏览分享

开启左侧

single DDR3通信问题

[复制链接]
6537 5
自己做的开发板，设计了一个DDR3芯片MT41K128M16JT -125k，但是始终测不同

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 5

~虫二~  新手上路  发表于 2019-7-3 11:38:32 | 显示全部楼层
将DRAM的BUS width更改为16bit,将顶层文件里的ddr的数据接口同样也要改成单片的，然后用sdk自带的memory测试例程进行测试

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复 支持 反对
浩然荼蘼  新手上路  发表于 2019-7-5 11:19:33 | 显示全部楼层
~虫二~ 发表于 2019-7-3 11:38
将DRAM的BUS width更改为16bit,将顶层文件里的ddr的数据接口同样也要改成单片的，然后用sdk自带的memory测 ...

请问是只把上述四个位置改掉嘛？管脚约束里面需不需要更改高16位？

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-7-5 11:37:51 | 显示全部楼层
如果你的PS DDR只使用了高16BIT 目前我还不知道如何修改
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
浩然荼蘼  新手上路  发表于 2019-7-5 14:01:45 | 显示全部楼层
admin 发表于 2019-7-5 11:37
如果你的PS DDR只使用了高16BIT 目前我还不知道如何修改

我的是在原来2颗DDR的基础上直接删除了一片，剩下一片数据接在低16位，数据的高字节内和低字节内、地址总线内由于布线做了一定的交换。基准用的外部的参考电压。

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2019-7-5 17:23:11 | 显示全部楼层
理论没问题，不知道你为什么有问题
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

浩然荼蘼
新手上路

1

关注

2

粉丝

1

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版