设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 5651 人浏览分享

开启左侧

如何通过FEP向外接ADDA输出差分时钟

[复制链接]
5651 1
悬赏1积分未解决
最近想通过FEP模块向外接的ADDA模块输出差分时钟，我看到网上有说先由ODDR产生一个时钟，再使用OBUFDS生成两路差分信号，但我生成之后用示波器测相应的管脚，示波器上没有任何信号，所以想请问一下，这个可能是哪里出现了问题呢？谢谢！

举报 使用道具

回复

评论 1

ouhasxob  新手上路  发表于 2022-1-7 19:16:04 | 显示全部楼层
您好，这个问题解决了吗？

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

201300108
新手上路

0

关注

1

粉丝

1

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版