CH02_AXI_DMA PL 发送数据到 PS
AMD-FPGA 6060 人阅读 | 3 人回复
使用道具 举报
发表评论已发布 3 条
uisrc
发表于 2019-3-29 11:49:27 | 显示全部楼层
zhufu
发表于 2019-3-29 12:04:46 | 显示全部楼层
admin 发表于 2019-3-29 11:49 FIFO 当然没有固定的地址,只是一个缓冲器, DMA的 TX 和RX 有地址,地址随便你定义。
发表于 2019-3-29 13:15:53 | 显示全部楼层
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页