问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 6749 人浏览分享

开启左侧

Sobel边缘检测,学的有点懵,对数据流的走向弄不明白了

[复制链接]
6749 2
MZ702A的 HLS sobel边缘检测,我学蒙了,这是sobel边缘检测。

一、VDMA1出来的MM2S给sobel检测,sobel检测IP出来的数据还给VDMA1。下面是我有疑问的地方:首先,那VDMA0 数据来自于哪里,AXI-LITE,而axi-lite来自于AXI-interconnector,这个ip的数据来自于zynq的axi-GP0,zynq的数据来自于AXI-smart,smart的数据来自于VDMA1的S2MM,我说的对吗?  

二、数据在ZYNQ通过HP0到GP0是不是进行了一次PL到PS的数据转换?

三、我存入SDK的原始图片数据,是从哪里开始放入这个检测系统的?

请懂得大哥给讲解一波

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 2

mlink_fae  新手上路  发表于 2019-3-12 19:37:58 | 显示全部楼层
本帖最后由 mlink_fae 于 2019-3-12 19:40 编辑

请看手工图片分析

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
wzy96321  新手上路  发表于 2019-3-20 08:53:58 | 显示全部楼层
mlink_fae 发表于 2019-3-12 19:37
请看手工图片分析

Thanks,我懂了
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

5

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版