问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 4555 人浏览分享

开启左侧

AXI总线如何实现N-to-1传输?

[复制链接]
4555 0
悬赏10积分未解决
各位大神,有没有人操作过,在PL端多个模块同时或近似同时向DDR的两个不同区域写数,目前是通过AXI interconnect引出两个slave通道,然后自己写的时序,但是永远只有一个slave通道的数据能够存到DDR中,请问是什么问题?难道说interconnect 不是这么用的?block design是这么连的

附件: 您需要 登录 才可以下载或查看,没有账号?立即注册
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

3

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版