AXI总线如何实现N-to-1传输？ - AMD-FPGA - UISRC工程师学习站

AXI总线如何实现N-to-1传输？

文档创建者：alan131

浏览次数：4071

最后更新：2019-01-10

悬赏10积分未解决

各位大神，有没有人操作过，在PL端多个模块同时或近似同时向DDR的两个不同区域写数，目前是通过AXI interconnect引出两个slave通道，然后自己写的时序，但是永远只有一个slave通道的数据能够存到DDR中，请问是什么问题？难道说interconnect 不是这么用的？block design是这么连的

附件: 您需要登录才可以下载或查看，没有账号？立即注册

使用道具举报

您还未登录

登录后即可体验更多功能