问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 3464 人浏览分享

开启左侧

PL通过DMA传输数据到PS实验中缺少异步时钟域处理

[复制链接]
3464 0
本帖最后由 没落骑士 于 2018-9-24 20:51 编辑

硬件系统结构图如下:

    系统中peripheral_aresetn信号和gpio_rtl信号均为FCLK_CLK0时钟域下信号,但在wrapper中直接在FCLK_CLK1时钟下采样。按理来说必须要进行异步时钟域处理才能保证正确采样,请问这里是不需要还是仅为了简化例程才没有异步处理的?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版