请问大家这种带RTL标识的IP核是怎么制作的？ - AMD-FPGA - UISRC工程师学习站

请问大家这种带RTL标识的IP核是怎么制作的？

浏览次数：1874

最后更新：2018-09-09

最近在做一个LWIP数据通路--PL数据->PS->PC机（TCP），Vivado 2017.4工程中用到了这样一个IP核，不知道是怎么生成的？右击模块不可以Edit，请问大家有知道怎么生成的吗？谢谢

您需要登录才可以下载或查看，没有帐号？立即注册

您还未登录