问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 5131 人浏览分享

开启左侧

PL DDR使用的问题

[复制链接]
5131 1
示例文档中使用应该是2015.4版本开发的,后续版本中使用MIG的IP核AXI默认选择并且是灰色,不能取消。我按照
https://blog.csdn.net/vacajk/article/details/78924358
的方法设置,但是结果是PL内存测试全部失败。把频率降到400Mhz,2:1分频模式也是失败,找不到哪儿出问题了,求新版本的文档和使用board开发的实例程


评论 1

uisrc  管理员  发表于 2018-9-5 20:53:15 | 显示全部楼层
提供一个7035 PL DDR 挂在 ZYNQ ARM 上的 内存测试程序例子链接:https://pan.baidu.com/s/1jx9AsNDk7PPAtFl5N06KHg 密码:f51o
VIVADO 版本2017.4
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

9

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版