问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 5372 人浏览分享

开启左侧

vivado bitstream

[复制链接]
5372 5
按照例程上面的设计完成,

评论 5

xqq201314  新手上路  发表于 2018-8-30 09:49:02 来自手机 | 显示全部楼层
没发完,问题是一直都是DRC 23-20的错误
uisrc  管理员  发表于 2018-8-30 09:58:59 | 显示全部楼层
你这问题,描述简单到我不会回答,估计是 Vivado 自动产生的顶层文件把所有信号都引出去了,而实际并不是这样。
越努力越幸运!加油!
xqq201314  新手上路  发表于 2018-8-30 14:26:51 来自手机 | 显示全部楼层
admin 发表于 2018-8-30 09:58
你这问题,描述简单到我不会回答,估计是 Vivado 自动产生的顶层文件把所有信号都引出去了,而实际并不是这 ...

不好意思,有些简单。
报错就出现在引出的引脚这里。
应该怎么解决呢?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
uisrc  管理员  发表于 2018-8-30 15:27:24 | 显示全部楼层
你看下我们配套的代码,我们把自动产生的顶层文件是修改了,增加了自己的代码,而你现在是未做修改,所以这些本来用户代码使用 的信号都引出到顶层文件了,软件这样会认为需要分配管脚。
越努力越幸运!加油!
xqq201314  新手上路  发表于 2018-8-30 16:33:43 来自手机 | 显示全部楼层
admin 发表于 2018-8-30 15:27
你看下我们配套的代码,我们把自动产生的顶层文件是修改了,增加了自己的代码,而你现在是未做修改,所以这 ...

里面文件还有什么改动吗?我改了顶层文件还是同样的问题啊QAQ
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

3

粉丝

5

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版