问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 10952 人浏览分享

开启左侧

[Chipscope 16-213]

[复制链接]
10952 4
[Chipscope 16-213] The debug port 'u_ila_0/clk' has 1 unconnected channels (bits). This will cause errors during implementation.



在vivado里面run implementation之后报错,有没有知道这个错误怎么改
??
谢谢各位大佬

评论 4

uisrc  管理员  发表于 2018-8-29 23:33:40 来自手机 | 显示全部楼层
ila核,给的信号,有一个信号是空的,或者无效的,检查下。
逗号123  新手上路  发表于 2018-8-31 16:37:40 | 显示全部楼层
应该是时钟有问题把,我之前遇到这种情况就是忘了链接时钟
Billowwang  新手上路  发表于 2018-11-8 13:29:00 | 显示全部楼层
XDC文件只需写上其相应的输出口。 ila部分删除。  同时vivado自动生成的wrapper文件会自动加后缀_0, 请和xdc中保持一致(该任何一边都可)。
Billowwang  新手上路  发表于 2018-11-8 13:30:45 | 显示全部楼层
Billowwang 发表于 2018-11-8 13:29
XDC文件只需写上其相应的输出口。 ila部分删除。  同时vivado自动生成的wrapper文件会自动加后缀_0, 请和xd ...


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

3

粉丝

5

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版