设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 商品平台 › PCIE专题 ›
微信扫一扫 分享朋友圈

已有 5381 人浏览分享

开启左侧

PCIE　IP核引脚约束问题

[复制链接]
5381 3
　　请教大脚，为什么PCIE IP核的例程里没有具体引脚的位置约束，比如set_property　tx_pin[0] = R4之类的，
xdc文件中只有Block location的位置约束比如X0Y0,　二者的对应关系在哪个文档可以看到呢？

举报 使用道具

回复

评论 3

hugh  新手上路  发表于 2018-5-29 15:29:29 | 显示全部楼层
同问，引脚难道不需要约束吗

举报 使用道具

回复 支持 反对
hugh  新手上路  发表于 2018-5-30 16:17:18 | 显示全部楼层
位置约束，对应的管脚也就约束了，你可以参考收发器的手册看看

举报 使用道具

回复 支持 反对
kalo  新手上路  发表于 2018-5-31 11:12:36 | 显示全部楼层
hugh 发表于 2018-5-30 16:17
位置约束，对应的管脚也就约束了，你可以参考收发器的手册看看

看到了，谢谢～

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

kalo
新手上路

0

关注

2

粉丝

0

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版