米联客技术答疑系统
微信客服01
微信客服02
微信客服03
QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00
[X]关闭
联系在线客服
首页
BBS
技术答疑系统
VIP视频
VIP下载
VIP购买
米联客-天猫店
米联客-京东店
发表
发布文章
提问答疑
搜索
您还未登录
登录后即可体验更多功能
立即登录
我的收藏
提问答疑
我要投稿
客服中心
工单中心
AMD-FPGA
altera max10某个管脚做下delay
文档创建者：
中国的孩子
浏览次数：
3254
最后更新：
2016-11-11
AMD-FPGA
3254 人阅读
|
0 人回复
想对某个输入IO做一点时延，或者对不是专用时钟（只有专用时钟才能经过PLL调相）输入的时钟做下相位的调整，不知道有没有什么办法，求解惑，谢谢！！！
回复
使用道具
举报
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
照妖镜
上一个主题
下一个主题
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖并转播
回帖后跳转到最后一页
微信客服01
QQ售前
发表
AMD-FPGA
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
照妖镜