vivado仿真时模块中的信号丢那拉？？ - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

vivado仿真时模块中的信号丢那拉？？

文档创建者：zpp

浏览次数：4852

最后更新：2016-10-08

file:///D:\Documents\Tencent Files\524782382\Image\C2C\C$~J4EY26ZV4$9SQ23DRKI6.jpg各位大牛您们好，如图所示，当用vivado仿真时，模块中的信号为什么不在左边的Object中显示呢，并且更改图片中的1和2，又出现图片中的问题，求大神解救，谢谢

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复

使用道具举报

发表评论已发布 4 条

发表于 2016-9-18 14:40:30 | 显示全部楼层

你都是给的常量，还有仿真的必要吗？是不是，就这样被干掉了？

回复支持反对

使用道具举报

发表于 2016-9-18 16:08:19 | 显示全部楼层

leehowal 发表于 2016-9-18 14:40
你都是给的常量，还有仿真的必要吗？是不是，就这样被干掉了？

给常量只是初始化，后面有计数操作，我换一下位置，最后一个又不见了，随便再增加一个信号，最后一个还是不能显示

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复支持反对

使用道具举报

发表于 2016-9-28 15:37:26 | 显示全部楼层

从图上看，st0是有的，stx是没有的。而你程序里是不是没有用stx呀？

回复支持反对

使用道具举报

发表于 2016-10-8 09:11:53 | 显示全部楼层

leehowal 发表于 2016-9-28 15:37
从图上看，st0是有的，stx是没有的。而你程序里是不是没有用stx呀？

添加了stx是没有用到，一楼的照片中reg [2:0]st0<=3'h0;这是用到的，但在左边找不到这个信号，

回复支持反对

使用道具举报