问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 6434 人浏览分享

开启左侧

vivado仿真时模块中的信号丢那拉??

[复制链接]
6434 4
file:///D:\Documents\Tencent Files\524782382\Image\C2C\C$~J4EY26ZV4$9SQ23DRKI6.jpg各位大牛您们好,如图所示,当用vivado仿真时,模块中的信号为什么不在左边的Object中显示呢,并且更改图片中的1和2,又出现图片中的问题,求大神解救,谢谢


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 4

leehowal  新手上路  发表于 2016-9-18 14:40:30 | 显示全部楼层



你都是给的常量,还有仿真的必要吗?是不是,就这样被干掉了?

zpp  新手上路  发表于 2016-9-18 16:08:19 | 显示全部楼层
leehowal 发表于 2016-9-18 14:40
你都是给的常量,还有仿真的必要吗?是不是,就这样被干掉了?

给常量只是初始化,后面有计数操作,我换一下位置,最后一个又不见了,随便再增加一个信号,最后一个还是不能显示

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×
leehowal  新手上路  发表于 2016-9-28 15:37:26 | 显示全部楼层
从图上看,st0是有的,stx是没有的。而你程序里是不是没有用stx呀?
zpp  新手上路  发表于 2016-10-8 09:11:53 | 显示全部楼层
leehowal 发表于 2016-9-28 15:37
从图上看,st0是有的,stx是没有的。而你程序里是不是没有用stx呀?

添加了stx是没有用到,一楼的照片中reg [2:0]st0<=3'h0;这是用到的,但在左边找不到这个信号,

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

1

关注

2

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版