问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 5390 人浏览分享

开启左侧

MiZ702 AXI-Lite总线音频驱动

[复制链接]
5390 0
悬赏1积分未解决
在第十八章中,由于用100M分频到LRCK 48K和BCLK 3.072MHz,时钟不准并且偏差很大,如果外接一个24.576MHz的时钟进去进行分频这种外接时钟来实现的话,怎样将音频数据写到AXI4-Lite总线上去,并且怎样从总线上读取音频数据,达到例程中效果?

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版