米联客技术答疑系统
微信客服01
微信客服02
微信客服03
QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00
[X]关闭
联系在线客服
首页
BBS
技术答疑系统
VIP视频课程
VIP板卡资料包
VIP会员购买
米联客-天猫店
米联客-京东店
发表
发布文章
提问答疑
搜索
您还未登录
登录后即可体验更多功能
立即登录
我的收藏
提问答疑
我要投稿
客服中心
工单中心
AMD-FPGA
Miz702教程第八章:EMIO管脚约束问题
文档创建者:
SJY0109
浏览次数:
2368
最后更新:
2016-06-01
AMD-FPGA
2368 人阅读
|
0 人回复
本人最近在看Miz702第八章软硬件调试的内容。在 Create a HDL wrapper后教程中说生成的顶层文件中,gpio_0_tri_io 是配置的 EMIO。教程中的截图如下所示:
可是我在生成顶层文件后,配置的EMIO变成了两个,分别是:gpio_0_tri_i和gpio_0_tri_o 截图如下所示
教程接下来的步骤是对EMIO管脚的约束,如下所示:
那么按照我生成的顶层文件,它有gpio_0_tri_i和gpio_0_tri_o,我应该怎么写管脚约束呢?我使用的软件是Vivado2015.1版本
回复
使用道具
举报
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
照妖镜
上一个主题
下一个主题
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖并转播
回帖后跳转到最后一页