S01-CH09 VIVADO封装自定义IP实验

软件版本：VIVADO2017.4

操作系统：WIN10 64bit

硬件平台：适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)

米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！

9.1 概述

      FPGA实际开发中，官方提供的IP不可能适用所有使用情况，这时需要用户自行编写程序，然后将其封装成IP使用。本章详细讲解如何在VIVADO中创建用户自定义的IP。创建自定义IP是一项基本功，开发人员需要熟练掌握。

9.2 创建IP

Step4：单击Finish，完成Verilog文件的创建。

Step5：将以下代码复制入文本编辑区内。

Step7：选择IP的保存路径，单击Next。

点击OK

点击Finish

Step8：出现如下界面（tmp_edit_project）

点击Yes

Step9：查看生成IP

9.3 调用自定义IP

Step1：新建一个VIVADO工程，根据使用的开发板进行配置。此工程用于调用刚才生成的自定义IP。

Step2：打开IP添加窗口：

Step3：添加自定义IP：点击“+”，添加自定义IP路径，点击OK。

Step4：新建一个BD文件。

单击 Create Block Design，命名为system 之后单击OK。

创建完成后如下图所示

选择 Add IP to Block Design

Diagram中出现添加的自定义IP

Step7：右击 system.bd, 单击Generate Output Products。

Step8：选择Global。等待生成成功，点确认。

Step9:右击system.bd 选择 Create HDL Wrapper 这步的作用是产生顶层的HDL文件

Step10:选择Leave Let Vivado manager wrapper and auto-update 然后单击OK

Step11：添加约束文件：选中添加例程提供的xdc约束文件。

Step12：产生bit文件。

9.4 下载测试

下载程序后，可以看到LED流水灯工作。