3-2-3-9-2基于fdma的pl ddr fpga工程演示

1.1   3-2-3-1AXI4总线专题课程概述

1.2   3-2-3-2AXI4总线协议介绍概述

1.3   3-2-3-3AXI4-Lite-Slave协议实战

2.1   3-2-3-1-1axi-lite-master课程概述

2.2   3-2-3-1-2axi-lite-master IP创建

2.3   3-2-3-1-3axi-lite-master IP源码分析

2.4   3-2-3-1-4axi-lite-master IP仿真测试

3.1   3-2-3-1axi-full-slave实验概述

3.2   3-2-3-2axi-full-slaveIP创建

3.3   3-2-3-3axi-full-slaveIP源码分析

3.4   3-2-3-4axi-full-slaveIP实验仿真

4.1   3-2-4-1axi-full-master实验介绍

4.2   3-2-4-2axi-full-masterIP创建

4.3   3-2-4-3axi-full-masterIP源码分析

4.4   3-2-4-4axi-full-masterIP实验仿真

5.1   3-2-3-5-1AXI4总线axi-stream协议介绍

5.2   3-2-3-5-2axi-stream ip的创建

5.3   3-2-3-5-3axi-stream工程搭建

5.4   3-2-3-5-4axi-stream源码介绍

5.5   3-2-3-5-5axi-stream实验仿真

6.1   3-2-3-6AXI-Lite-Master读写AXI-Lite-Slave实验

7.1   3-2-3-7-1AX4-FULL-MASTER IP FDMA介绍

7.2   3-2-3-7-2AXI4接口协议介绍

7.3   3-2-3-7-3AXI4-FDMA 源码分析

7.4   3-2-3-7-4AXI4-FDMA用户接口测试程序

7.5   3-2-3-7-5AXI4-FDMA读写测试仿真

7.6   3-2-3-7-6AX4-FDMA修改仿真参数测试

8.1   3-2-3-8-1FDMA读写BRAM的程序设计过程

8.2   3-2-3-8-2FDMA读写BRAM的仿真

8.3   3-2-3-8-3FDMA读写BRAM的上板验证

9.1   3-2-3-9-1课程简介以及DDR硬件介绍

9.3   3-2-3-9-3FDMA读写PL DDR仿真

9.4   3-2-3-9-4FPGA读写PL DDR上板验证

10.1   3-2-3-10-1FDMA读写PS DDR课程概述

10.2   3-2-3-10-2FDMA读写PS DDR SOC工程搭建

10.3   3-2-3-10-3FDMA读写PS DDR读写测试

11.1   3-2-3-11-1AXI-Lite-GPIO课程概述

11.2   3-2-3-11-2AXI-Lite-GPIO IP的创建

11.3   3-2-3-11-3AXI-Lite-GPIO IP的SOC工程搭建

11.4   3-2-3-11-4AXI-Lite-GPIO的SDK工程及测试