关灯
请选择 进入手机版 | 继续访问电脑版
开启左侧

zynq vdma的时钟问题

[复制链接]
2563 发表于 2020-10-22 11:25:46 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
 
在进行VDMA图像开发时,发现例程里VDMA的时钟频率为100M,但Vid-out IP的时钟频率为74.5M,我想把VDMA的时钟频率改成74.5M,修复Timing问题。通过clocking wizard输出74.5M时钟,但是在SDK运行时会发现无法终止程序运行的错误,请问这是什么原因造成的?以下是截图

模块框图

模块框图
捕获.JPG
 

精彩评论1

正序浏览
2563 发表于 2020-10-28 17:30:00 | 显示全部楼层
 
问题已解决
 
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

排行榜

关注我们:微信公众号

官方微信

官方微信

客服热线:

0519-80699907

公司地址:常州溧阳市天目云谷3号楼北楼2楼

运营中心:常州溧阳市天目云谷3号楼北楼2楼

邮编:213300 Email:270682667#qq.com

Copyright   ©2019-2026  米联客uisrc内容版权归©UISRC.COM技术支持:UISRC.COM  备案号:苏ICP备19046771号