altera max10某个管脚做下delay - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

altera max10某个管脚做下delay

文档创建者：中国的孩子

浏览次数：3576

最后更新：2016-11-11

想对某个输入IO做一点时延，或者对不是专用时钟（只有专用时钟才能经过PLL调相）输入的时钟做下相位的调整，不知道有没有什么办法，求解惑，谢谢！！！

回复

使用道具举报