FPGA - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

FPGA

文档创建者：Leslie

浏览次数：3394

最后更新：2019-11-10

请问一下，不小心将一个外部数据的同步时钟接到了SRCC的N端，100M的。编译会报错，这个问题在配置或者程序上能解决么？

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复

使用道具举报

发表评论已发布 1 条

发表于 2019-11-10 09:47:54 | 显示全部楼层

根据提示，你可以在xdc文件中，增加set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {CSI-_Pclk_IBUF}] 来忽略警告，当然必然会导致时钟延迟到的增加，这个需要测试下

越努力越幸运！加油！

回复支持反对

使用道具举报