关于lvds的引脚约束问题 - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

关于lvds的引脚约束问题

文档创建者：challenge-wxg

浏览次数：5371

最后更新：2019-07-31

set_property PACKAGE_PIN E19 [get_ports clk_p]
set_property IOSTANDARD LVDS25 [get_ports clk_p]
lvds的引脚约束，是不是只设置一端就自动和clk_n匹配了呢？

回复

使用道具举报

发表评论已发布 1 条

发表于 2019-7-31 09:32:52 | 显示全部楼层

是的，LVDS 等差分对，约束可以只约束P或者N 因为肯定是成对的，软件会自动识别另外没有约束的，这样就很方便了

越努力越幸运！加油！

回复支持反对

使用道具举报