MiZ702 AXI-Lite总线音频驱动

在第十八章中，由于用100M分频到LRCK 48K和BCLK 3.072MHz，时钟不准并且偏差很大，如果外接一个24.576MHz的时钟进去进行分频这种外接时钟来实现的话，怎样将音频数据写到AXI4-Lite总线上去，并且怎样从总线上读取音频数据，达到例程中效果？