问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
FPGA编程入门
收藏本版 (2)

今日: 0|主题: 24|排名: 21 

预览 20 FPGA知识_初识FPGA
FPGA课程  2024-8-15| 最后发表: FPGA课程 2024-8-15 13:30 347 0 0
预览 21 FPGA知识_解密XILINX FPGA 基本单元CLB
FPGA课程  2024-8-15| 最后发表: FPGA课程 2024-8-15 13:48 679 0 0
预览 22 FPGA知识_解密FPGA的加法逻辑运算
FPGA课程  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:03 398 0 0
预览 23 FPGA知识_认识时序逻辑和组合逻辑代码
FPGA课程  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:33 368 0 0
预览 24 FPGA知识_认识FPGA中的状态机
FPGA课程  2024-8-15| 最后发表: FPGA课程 2024-8-15 14:38 426 0 0
预览 01 Verilog语法_Verilog_HDL语言简介
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:19 1551 0 0
预览 02 Verilog语法_基本设计方法
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:20 1626 0 0
预览 03 Verilog语法_基础语法
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:20 1730 0 0
预览 04 Verilog语法_数据类型及表达式
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:21 1669 0 0
预览 05 Verilog语法_过程结构与赋值
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:21 1817 0 0
预览 06 Verilog语法_时序控制与语句块
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 1612 0 0
预览 07 Verilog语法_条件与循环语句
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 1587 0 0
预览 08 Verilog语法_模块端口与例化
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:22 1892 0 0
预览 09 Verilog语法_竞争与冒险
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:27 1583 0 0
预览 10 Verilog语法_一般设计规范
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:28 1683 0 0
预览 11 Verilog语法_函数与任务
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:28 1448 0 0
预览 12 Verilog语法_仿真文件设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:29 1812 0 0
预览 13 Verilog语法_流水线设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:30 1783 0 0
预览 14 Verilog语法_同步与异步设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:30 1651 0 0
预览 15 Verilog语法_跨时钟域设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:31 1725 0 0
预览 16 Verilog语法_复位设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:39 1595 0 0
预览 17 Verilog语法_时钟分频设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:40 1701 0 0
预览 18 Verilog语法_FIFO设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:41 1761 0 0
预览 19 Verilog语法_低功耗设计
uisrc  2024-1-7| 最后发表: uisrc 2024-1-7 13:43 1733 0 0

  • 微信公众平台

  • 扫描访问手机版