米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑

Benoit_O7AHp 发表于 2022-8-19 16:49:48

[*]技术支持
[*]FPGA

[*]联系人:benoit1995 (微信)

[*]手机号:15821968381

[*]邮箱:guochao@fuji.waseda.jp

[*]板卡型号:MK7160FA-325
Block Memory Generator位宽问题
我在看教程FDMA-BRAM的时候发现提供的工程中Block Memory Generator的位宽是32，但是教程中设置的是128 bits. P.12
我尝试修改工程中bram的位宽, 但是框是灰色的, 无法修改, 只能修改bram_ctrl的位宽为128.
请问这是什么原因呢?

https://www.uisrc.com/source/plugin/x7ree_service/attch_7ree/9164_attch_7ree_20220819164948.jpg

fpga-01 发表于 2022-8-19 17:12:37

你把前级这个IP检查一下，然后把后面你这个bram删除，重新生成一个，可以点击上面的AUTO按钮生成，然后你再看一下，应该就没问题了

https://www.uisrc.com/source/plugin/x7ree_service/attch_7ree/7575_attch_7ree_20220819171237.png

Benoit_O7AHp 发表于 2022-8-19 18:32:01

您好, 问题解决了. 需要点击Validate Design, 位宽才会变化.

页: [1]

UISRC工程师学习站's Archiver

米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑