UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输??
天生不会
发表于 2021-4-17 15:55:44
FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输??
下图是wr_areq信号和wr_last无间断传输的代码和时序,可见正常传输。
然而当wr_areq信号和wr_last信号间隔一段时间(5微秒)时,FDMA就无法进行正常传输(如下图)?
uisrc
发表于 2021-5-10 23:00:46
为什么没有last 还能继续发出req?
页:
[1]
查看完整版本:
FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输??