UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› zynq vdma的时钟问题
2563
发表于 2020-10-22 11:25:46
zynq vdma的时钟问题
在进行VDMA图像开发时,发现例程里VDMA的时钟频率为100M,但Vid-out IP的时钟频率为74.5M,我想把VDMA的时钟频率改成74.5M,修复Timing问题。通过clocking wizard输出74.5M时钟,但是在SDK运行时会发现无法终止程序运行的错误,请问这是什么原因造成的?以下是截图
2563
发表于 2020-10-28 17:30:00
问题已解决
页:
[1]
查看完整版本:
zynq vdma的时钟问题