UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› 关于fdma的实际应用
challenge-wxg
发表于 2019-12-9 13:05:13
关于fdma的实际应用
使用pl端采集几个ad芯片的数据数据长度总共 117位(24+16+16+13+24+24)。使用fifo缓存一定的深度后 通过fdma保存到ddr中。其中fifo这样配置是否合理?有什么好的推荐数据长度设置吗?
uisrc
发表于 2019-12-9 21:13:33
FIFO设置为128一个数据,空出的一位作为无效位数据
页:
[1]
查看完整版本:
关于fdma的实际应用